Základní princip činnosti procesoru a jeho výuka s RISC-V simulátorem QtRVSim
Karel Kočí, Jakub Dupak, Pavel Píša
Zájemci budou objevovat jak vykonává jednotlivé operace jednoduchý a zřetězený procesor s architekturou RISC-V na simulátoru QtRVSim, který jsme s našimi studenty a kolegy vytvořili jako názornou pomůcku pro výuku procesorových architektur (předmět B35APO). Od jednoduchého sčítání dvou vektorů v assembleru je možné dojít až k práci s periferiemi a displejem, kdy již bude použitý kompilátor GCC. K dispozici budou i kity a MCU s jádry RISC-V. například ESP32C3 Espressif. Pokud bude zájem tak budeme rádi i za obecnou diskuzi na téma výuka architektur počítačů a obecně i za názory na další vývoj procesorů. Potěší nás diskuze naživo i k loňské přednášce o Vývoji architektur procesorů i o pokročilých superskalárních technikách viz. předmět BE4M35PAP (videa). V přípravě je i kanál s anglickými videi pro základní výuku již založenou na RISC-V architektuře. Simulátor zkompilovaný do WASM online alternativně na Dupak.com.
Během prezentace bude aktuální verze předváděného a editovaného souboru k dispozici na cestě https://comparch.edu.cvut.cz/live/installfest2022.S
Video záznam z přednášky: https://youtu.be/7YMnT2f7M0U